Dans ce projet, l’étudiant développera un Down Converter numérique (DDC) sur FPGA en utilisant l’outil Xilinx System Generator pour Simulink. Le but est de développer un front-end universel d’échantillonnage direct à RF (DRFS) pour les systèmes d’avionique qui travaillent à VHF / UHF / SHF, par exemple, DME, ADSB, XPDR, UAT, VOR, ELT, ILS, etc. L’étudiant devra programmer des plates-formes de radio logicielle dernier cri (http://nutaq.com/en/sdr-comparison-chart) à l’aide de Xilinx ISE Foundation (v13.4) avec MATLAB. Les systèmes sont déjà conçus et fonctionnels en utilisant GNU Radio (http://gnuradio.org/) et en utilisant différents RF frontaux. L’étudiant devra mettre en œuvre les étapes de conversion du signal et de filtrage dans une architecture FPGA commun pour toutes les bandes RF. Son travail doit être intégré aussi avec les travaux connexes en cours dans le cadre de l’équipe. Le signal RF sera numérisé à l’aide d’un CAN de haute performance soit des signaux passe bas pour la bande VHF inférieur soit en utilisant la notion d’échantillonnage IQ pour les bandes supérieures. Les étapes de filtrage (et décimation) et conversion à basse fréquence seront effectuées dans un FPGA Virtex-6 à l’aide de Xilinx DSP pour System Generator, et non dans le domaine analogique. L’étudiant devra également intégrer tous les systèmes avioniques dans le FPGA selon une stratégie de partitionnement hybride FPGA-CPU en optimisant les ressources. L’étudiant aura également l’occasion de tester son système développé en vol.
Compétences requises:
- Familiarité avec Xilinx Tools
- VHDL
- HIL testing
- Traitement numérique du signal
